CDCLVP111-SP 时钟驱动器能够以最低时钟分配偏移将 LVPECL 输入的一对差分时钟（CLK0 和 CLK1）分配至十对差分 LVPECL 时钟（Q0 和 Q9）输出。CDCLVP111-SP 可接受两个时钟源传入一个输入多路复用器。CDCLVP111-SP 专为驱动 50Ω 传输线路而设计。当一个输出引脚不被使用时，建议将其保持在开状态以减少功耗。如果只使用差分对中的输出引脚中的一个，那么其它输出引脚必须被同样地端接至 50Ω。
●如果要求单端输入运行，VBB基准电压输出被使用。在这种情况下，VBB引脚应该被连接至CLK0并由一个 10nF 电容器旁通至接地 (GND)。
●如需实现高速性能，强烈建议采用差分模式。
●CDCLVP111-SP 的额定工作温度范围为 -55°C 至 125°C。
● 将一个差分时钟输入对 LVPECL 分配至 10 个差分 LVPECL
● 与低压发射器耦合逻辑 (LVECL) 和 LVPECL 完全兼容
● 支持 2.375V 至 3.8V 的宽电源电压范围
● 通过 CLK_SEL 可选择时钟输入
● 低输出偏移（典型值为 15ps），适用于时钟分配 应用
● 额外抖动少于 1ps
● 传播延迟少于 355ps
● 开输入缺省状态
● 兼容低压差分信令 (LVDS)、电流模式逻辑 (CML) 和短截线串联端接逻辑 (SSTL) 输入
● 针对单端计时的 VBB 基准电压输出
● 频率范围为直流至 3.5GHz
●支持国防、航天和医疗 应用
● 受控基线
● 同一组装和测试场所
● 同一制造场所
● 支持军用温度范围（-55°C 至 125°C） 提供定制温度范围。
● 延长的产品生命周期
● 延长产品的变更通知周期
● 产品可追溯性
●## 应用范围
● 设计用于驱动 50Ω 传输线路
● 高性能时钟分配
●All trademarks are the property of their respective owners.
