类型 | 描述 |
---|
安装方式 | Surface Mount |
引脚数 | 6 Pin |
额定电压(DC) | -25.0 V |
额定电流 | -410 mA |
封装 | SC-70-6 |
针脚数 | 6 Position |
漏源极电阻 | 0.85 Ω |
极性 | P-Channel, Dual P-Channel |
功耗 | 300 mW |
输入电容 | 62.0 pF |
栅电荷 | 1.10 nC |
漏源极电压(Vds) | 25 V |
漏源击穿电压 | -25.0 V |
连续漏极电流(Ids) | -410 mA |
上升时间 | 8 ns |
输入电容值(Ciss) | 62pF @10V(Vds) |
额定功率(Max) | 300 mW |
下降时间 | 35 ns |
工作温度(Max) | 150 ℃ |
工作温度(Min) | -55 ℃ |
类型 | 描述 |
---|
产品生命周期 | Active |
包装方式 | Tape & Reel (TR) |
长度 | 2 mm |
宽度 | 1.25 mm |
高度 | 1.1 mm |
工作温度 | -55℃ ~ 150℃ (TJ) |
最大源漏极电压VdsDrain-Source Voltage| -25V \---|--- 最大栅源极电压Vgs(±)Gate-Source Voltage| -8V 最大漏极电流IdDrain Current| -410mA/-0.41A 源漏极导通电阻RdsDrain-Source On-State Resistance| 1.5Ω@ VGS = -2.7V, ID = -250mA 开启电压Vgs(th)Gate-Source Threshold Voltage| -0.65~-1.5V 耗散功率PdPower Dissipation| 300mW/0.3W Description & Applications| Dual P-Channel, Digital FET General Description These dual P-Channel logic level enhancement mode field effect transistors are produced using Fairchild"s proprietary, high cell density, DMOS technology. This very high density process is especially tailored to minimize on-state resistance. This device has been designed especially for low voltage applications as a replacement for bipolar digital transistors and small signal MOSFETs. Features Very low level gate drive requirements allowing direct operation in 3 V circuits . Compact industry standard SC70-6 surface mount package. 描述与应用| 双N沟道,数字FET 概述 这些双N沟道逻辑电平增强模式场效应晶体管都采用飞兆半导体专有的,高细胞密度,DMOS技术生产。这非常高密度的过程特别是针对减少通态电阻。该器件设计,尤其是作为一个替代双极数字晶体管和小信号MOSFET的低电压应用。 特点 非常低的水平栅极驱动要求可直接操作3 V电路。 紧凑型工业标准SC70-6表面贴装封装。
Fairchild(飞兆/仙童)
5 页 / 0.1 MByte
Fairchild(飞兆/仙童)
8 页 / 0.21 MByte
Fairchild(飞兆/仙童)
8 页 / 0.22 MByte
Fairchild(飞兆/仙童)
1 页 / 0.13 MByte
Fairchild(飞兆/仙童)
双P沟道FET的数字 Dual P-Channel, Digital FET
Fairchild(飞兆/仙童)
FAIRCHILD SEMICONDUCTOR FDG6304P 双路场效应管, MOSFET, 双P沟道, -410 mA, -25 V, 0.85 ohm, -4.5 V, -820 mV
ON Semiconductor(安森美)
场效应管, MOSFET, P沟道, -25V, -410mA, SC-70, 整卷
器件 Datasheet 文档搜索
数据库涵盖高达 72,405,303 个元件的数据手册,每天更新 5,000 多个 PDF 文件