C6654 DSP 是一款基于 TI 的 KeyStone 多核架构的最高性能定点/浮点 DSP。 该器件集成了创新的 C66x DSP 内核,可以高达 850MHz 的内核速度运行。 TI 的 C6654 DSP 提供了处理频率高达 850MHz 的累加 DSP,并实现了一套易于使用的低功耗平台,可供关键任务、医疗成像、测试和自动化等诸多需要高性能的应用领域的开发人员使用。 此外,它还完全向后兼容所有现有的 C6000 系列定点和浮点 DSP。
●TI 的 KeyStone 架构提供了一套集成有各类子系统(C66x 内核、存储器子系统、外设和加速器)的可编程平台,并且采用多种创新组件和技术来最大限度改善器件内和器件间的通信,使得各种 DSP 资源能够高效且无缝地运作。 这一架构的核心是诸如多内核导航器的关键组件,这些组件可实现多种组件间的高效数据管理。 TeraNet 是一种可实现快速且无竞争的内部数据移动的无阻塞交换结构。 多内核共享存储器控制器可在不使用交换结构功能的情况下访问共享存储器和外部存储器。
●对于定点运算,C66x 内核的乘积累加 (MAC) 计算能力是 C64x+ 内核的 4 倍。 此外,C66x 内核集成了浮点运算能力,原始计算性能处于行业领先水平,在 850MHz 工作频率下,每个内核能够达到 27.2GMACS 和 13.6GFLOPS。 该内核每个周期能够执行 8 次单精度浮点 MAC 运算,并且可执行双精度和混合精度运算,同时符合 IEEE754 标准。 C66x 新增了 90 条指令(相比 C64x+ 内核),主要针对浮点运算和面向向量数学的处理。 上述性能改进大大提升了常见 DSP 内核在信号处理、数学运算和图像采集功能方面的性能。 C66x 内核代码向后兼容 TI 的上一代 C6000 定点和浮点 DSP 内核,确保了软件的可移植性并缩短了软件开发周期,以便将应用程序移植到更快的硬件中。
●C6654 DSP 集成了大量的片上存储器。 除了 32KB 的 L1 程序和数据缓存之外,每个内核还有 1024KB 的专用存储器,可配置为映射的 RAM 或缓存。 所有 L2 存储器均包含检错与纠错功能。 该器件包含一个以 1066MHz 频率运行的 32 位 DDR-3 外部存储器接口 (EMIF),用于快速访问外部存储器。
●该系列支持多种高速标准接口,、PCI Express Gen2 和千兆以太网。 它还包括 I2C、UART、多通道缓冲串行端口 (McBSP)、通用并行端口和一个 16 位异步 EMIF 以及通用 CMOS IO。
●C6654 器件具有一套完整的开发工具,其中包括一个增强型 C 编译器、一个用于简化编程和调度过程的汇编优化器,以及一个用于查看源代码执行的 Windows® 调试器接口。
● 1 个 TMS320C66x™ 数字信号处理器 (DSP) 内核子系统 (CorePac),具有
● 850MHz C66x 定点/浮点 CPU 内核
● 850MHz 时,定点运算速度达 27.2G MAC/内核
● 850MHz 时,浮点运算速度达 13.6 GFLOP/内核
● 存储器
● 每核 32K字节一级程序 (L1P) 内存
● 每核 32K字节一级数据 (L1D) 内存
● 每核 1024K字节本地 L2
● 多核共享存储器控制器 (MSMC)
● DDR3_EMIF 的内存保护单元
● 多核导航器
● 带有队列管理器的 8192 个多用途硬件队列
● 基于包的 DMA 支持零开销传输
● 外设
● PCIe Gen2
● 单端口支持 1 或 2 个通道
● 每通道支持的速率高达 5 GBaud
● 千兆以太网 (GbE) 子系统
● 一个 SGMII 端口
● 支持 10/100/1000 Mbps 工作速率
● 32 位 DDR3 接口
● DDR3-1066
● 8G 字节可寻址存储空间
● 16 位 EMIF
● 通用并行端口
● 两个通道,每个 8 位或 16 位
● 支持 SDR 和 DDR 传输
● 两个 UART 接口
● 两个多通道缓冲串行端口 (McBSP)
● I2C 接口
● 32 个 GPIO 引脚
● SPI 接口
● 信号量 (Semaphore) 模块
● 8 个 64 位定时器
● 两个片上 PLL
● 商用温度:
● 0°C 至 85°C
● 扩展温度范围:
● -40°C 至 100°C
● 扩展低温:
● -55°C 至 100°C
●All trademarks are the property of their respective owners.